


## (Part 1)

#1

(clock gating 是一種可降低 power consumption 的技巧, 利用已知該電路在某種情況之下不會使用到 (不需要該塊電路 output or output 不需改動), 我們將其所使用到的前後 DFF 的 clk 訊號維持 1 or 0, 減少 switching activity), 又因 dynamic power dominate total power consumption, 且  $P_{dynamic}$  正比於 switching activity, 故我們可以藉由 gated 該 DFF 的 clk 訊號  $\rightarrow$  降低 switching activity  $\rightarrow$  降低  $P_{dynamic} \rightarrow$  Save Power.

因為當  $clk = 1$  時, <sup>enable delay</sup> 任何 enable 的改變或擾動 (glitch) 都可能影響 gated clk 的訊號, 而此一錯誤的 gated clk signal 可能導致 DFF 抓到錯誤值, 在此我們可以藉由在 enable 後加上 latch 來避免:



#2 +3

- ① 因在 gate level 的 simulation 之中尚未加入 routing (連線) 而產生的 wire delay, 不易估計出 clock skew 的真實大小
- ② clock tree 是在 APR 才會生成
- ③ 用 ideal clock 做 synthesis 較方便

#3 7)

draw back of reduce the clock frequency:

① Design working frequency 較低, throughput rate 也低, 整體電路就慢

② 時間↑, P leakage 所耗能量↑

draw back of pipelining:

① register 所用較多 ⇒ 面積↑

② 面積↑, P leakage ↑, 耗能↑

除了需要 declare the path as multicycle, 我們在 RTL 設計之中通常會更改設計, 以防在 multicycle 之中不小心向該 DFF 取值而造成 timing violation, ex. 多使用 counter 取計數而可間隔一定 cycle 表再取值。

#4

For design using system verilog: 在俾用 always 較可區隔 combinational 和 sequential 電路, 利用 always\_ff, always\_comb 可讓合成器更易做出 designer 想做的電路;

For Verification using system verilog: 可以使用 coverage 來看出 design 跑 PATTERN 的情況, or 還有多少百分比的 Pattern 沒跑過, 可減少 verification 的時間。

Assertions 本身是利用定義電路中恆成立的事件來達到快速針錯的效果，- 但電路發生使 assertion 不成立的行為時，我們可以很快的找出錯誤，而不用慢慢灌輸 input 來找錯，且若使用本身就有 built-in assertion 的 function ex. priority, unique, 更可以在一邊 design 的過程中就把部份的 verification test 設置好。

問的是 How  
可寫多一點。

-2.

#5

- a) 一般在 Design 的時候，我們可能會重複使用一個已設計好的 module or 重複使用同一變數，uniquify 指令即為將同樣名字的 module 或是變數做為獨立，分開的處理 ex. 在 02 下 uniqueness 是把合成重複使用的 module 分開，個別合成；在 05 下 uniqueness 則是區別重複使用到同一名字的 wire or reg.

其實是一件事！

- b) electro-migration: 當電流量太大 (peak or long time) 時造成元件 or 接線損壞，錯誤的現象，可以利用對 power supply line 做 sizing, 降低過大的電流

IR drop: 在 power line 上的 voltage drop, 因 wire 並非完美，可能因少量電阻仍造成壓降，嚴重可能導致電路變慢或錯誤，可以藉由多打一些 stripe 來減少 power line 上的 IR drop

\* antenna 在下一頁，

(c)

Pad 本身需要推動其他 cell 的 output 要推下一級，所以需 power.

Corner pad: 讓 Pad 四邊連接成環狀，供應電源

io filler: 補齊 Pad 之間的空隙，連在一起才

可傳遞 power



通常 power pad 會四邊各給一組 (一組為一個 VDDC + 一個 GND)，而 io pad 則由 input, output 個數多少來決定，通常為  $(in + out) / 5$ ，且為偶數。

\* (b) 的 antenna

在製造過程中，The exposed metal collect charge from plasma and from voltage potential. It might damage the gate oxide.

⇒ 可以藉由 Add jumper (change metal layer)

Add antenna cell (diode)

Add buffer

(d)

通常不同層的 metal 有不同功用，藉由放 Blockage 來避免互相干擾，通常在放 standard cell 之前

放 Blockage, Place → Specify → Placement Blockage,

並選 stripe 有用的 metal 層做。

(Part 2)

#6

(a)  $\times 4$

set\_input\_delay 4 -clock CLK [get\_ports IN\_\*]

set\_output\_delay 4 -clock CLK [all\_outputs]

(b)  $\times 2.5$  行 数: Ln

Ln116 #C'(XCLK\*2.0); @Cnegedge CLK; #1 RESET=1;

Ln173 @Cnegedge CLK; #1 IN\_VALID <= 1

Ln174 IN\_SIZE <= matrix\_size;

Ln178 @Cnegedge CLK; #1

Ln182 @Cnegedge CLK; #1

212

Ln214 begin #2

Ln228 #6 (行) 降 @Cnegedge CLK 226

Ln236 #6 234

#7  $\times 6$

在 syn.sdc 中寫

set\_multicycle\_path 2 -from [get\_cells A\_R\_reg[\*]] -to [get\_cells OUT\_reg[\*]]

set\_multicycle\_path 1 -hold -end -from [get\_cells A\_R\_reg[\*]] -to [get\_cells OUT\_reg[\*]]

set\_multicycle\_path 2 -from [get\_cells B\_R\_reg[\*]] -to [get\_cells OUT\_reg[\*]]



set\_multicycle\_path 1 -hold -end -from [get\_cells B\_R\_reg[\*]]  
-to [get\_cells OUT\_reg[\*]]

在 MVL.v 中

增加 #2

reg [1:0] counter

always @ (posedge clk) begin

if (RESET) counter <= 1'b0;

else if (counter == 2'd2) counter <= 2'd0;

else counter <= counter + 2'd1

end

并改 OUT 部分为

always @ (posedge clk)

if (RESET)

OUT <= 0;

else if (counter == 2'd2)

OUT <= A\_R \* B\_R;

else OUT <= OUT;

36.8

#8 (a)

without gated clock:  $3.694 \times 10^{-3}$  91

with gated clock:  $7.936 \times 10^{-4}$

⇒ 改善约  $(36-8) \div 36 = 77\%$

将 tcl 原本 compile 删除, 并在同一位置加上

replace\_clock\_gates : global

compile\_ultra -gate\_clock

在 Design 中上方加上

'define SUPPORT\_POWER\_DOWN 1

再跑一次

+

b)

replace\_clock\_gates -global +?

compile\_ultra -gate\_clock

即可產生含 latch 的 design.

原電路 =  $3.694e-03$

後 =  $7.936e-04$

⇒ 改善 77% (前題已使用含 latch 電路)

#9

(a)

Cross bins DA × DB

High × High is uncovered

b)

Ln144 run\_for\_n\_pattern = 100;

增加 run pattern 的次數, 因為是 random

#10

沒有 connect Global Net

先做 Power → connect Global Nets

參考講義 P. 6 步驟

#11

(a) CORE IS Utilization 太高, ~~一般建議低一點~~ 比較好

(b) IR drop 太集中在 core 中間, 很明顯是 power 提供不夠, 建議

① Power ring 部份, width 可以再大一點, 並且做 use wire group 和 interleaving by 4

② stripe 要打 ~~多~~ 一點, horizontal or vertical 間隔 100 不去打

③ core power pad 可以多打幾組

#12

The reason: density too high

solution

① for slack, 放寬 timing constraint

② 減少 power ring, 如此 core size 可增大, 但不增加 chip size

不夠如